Original document

SEMICONDUCTOR PHOTODETECTING ELEMENT

Publication number: JP2065279 Publication date: 1990-03-05

Inventor: TORIKAI TOSHITAKA

NIPPON ELECTRIC CO

Classification:

- international:

H01L31/10; H01L31/10; H01L31/10; H01L31/10; (IPC1-7): H01L31/10

- european:

Applicant:

Application number: JP19880217052 19880831 Priority number(s): JP19880217052 19880831

View INPADOC patent family

Report a data error here

Abstract of JP2065279

PURPOSE:To decrease a traveling time of electrons so as to realize a high speed response by a method wherein an intermediate layer, whose forbidden bandwidth decreases at an optional gradient starting from a semiconductor substrate toward a light absorbing layer, is provided between the semiconductor substrate and the light absorbing layer. CONSTITUTION:An (AlxGa1-x)0.47In0.53As intermediate layer 2 with the optional gradient of a forbidden bandwidth is grown on an n<+>-InP substrate 1 through an organic metal vapor growth method. The gradient of a forbidden bandwidth can be obtained by gradually decreasing the content x of Al from 1.0 to 0. Thereafter, an In0.53Ga0.47As light absorbing layer 3 and an InP cap layer 4 are laminated. A p-type conductive region 5 is formed through the thermal diffusion of Zn and a pn junction front is positioned near to the interface between the light absorbing layer 3 and the cap layer 4. An SiNx surface protective film 6 is deposited through a plasma CVD method, a window is provided to the p-type conductive region 5 and an AuZn p-side electrode 7 is formed there. Therefore, as a barrier does not exist, electron carriers can travel at a high speed.

Data supplied from the esp@cenet database - Worldwide

		*	

⑲ 日本国特許庁(JP)

① 特許出願公開

[®] 公 開 特 許 公 報 (A) 平2-65279

®Int. Cl. ⁵

識別記号

庁内整理番号

個公開 平成2年(1990)3月5日

H 01 L 31/10

7733-5F H 01 L 31/10

Α

審査請求 未請求 請求項の数 1 (全4頁)

図発明の名称 半導体受光素子

②特 願 昭63-217052

29出 願 昭63(1988) 8月31日

⑩発明者 鳥飼 俊敬

東京都港区芝5丁目33番1号 日本電気株式会社内

⑩出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 弁理士 本庄 伸介

明 細 書

発明の名称
半導体受光索子

2. 特許請求の範囲

半導体基板上に光吸収層および光を透過する広 い禁制帯幅を有する半導体キャップ層が具備され ている半導体受光素子において、眩半導体基板と 光吸収層との間に、該半導体基板から光吸収層に 向って禁制帯幅が任意の勾配をもって減少してい く中間層が設けられている事を特徴とする半導体 受光素子。

3. 発明の詳細な説明

〔強業上の利用分野〕

本発明は光通信装置等において用いられる高速 半導体受光素子に関する。

〔従来の技術〕

光通信の高速・大容量化に伴い、高速応答を示

す受光素子の開発が進められている。現在の光通 信被長である1.3 μm 帯、或いは1.5 μm 帯にお ける受光素子として、I n P 基板を用い、I n P に格子整合するI no.ss Ga o.47 As を光吸収層とし た構造が広く用いられている。第2図にその一例 を示す。第2図(a)の断面図において、n型導電性 I n P 基板1の上に n ー I n P バッファ層 2 a、 n ー I n Ga As 光吸収3、n ー I n P キャップ層 4 で構成されるエピタキシャル層ウェーハに選択的 にp 型導電領域5を形成し、表面保護膜6、電極 7,8を形成してフォトダイオードが構成されて いる。

[発明が解決しようとする課題]

フォトダイオードの高速化を図るには、接合容量を減らす事と、光励起によって発生したキャリヤの走行時間を短離する事が有効である。前者については接合面積を減らす事で解決される。ここでは、キャリヤの走行時間を短離するための改良について述べる。第2図(b)は従来のフォトダイオード第2図(e)のA-A/間における動作時のパンド

- 1 -

ダイアグラムを示している。光照射によって光吸 収層 3 で発生した電子 – 正孔キャリア対のうち正 孔はA側へ、電子はA[']側へ走行する。しかるに電 子キャリヤは、パッファ層 2 a へ注入されるとき、 伝導帯端不連続による障壁 9 によって走行が妨げ られる。したがって、第 2 図(a)の構造フォトダイ オートではその障壁 9 が高速化に著しい支障をき たしていた。

[課題を解決するための手段]

本発明は、半導体基板上に光吸収層かよび光を 透過する広い禁制帯幅を有するキャップ層が具備 されている半導体受光素子であって、酸半導体基 板と光吸収層との間に該半導体基板から光吸収層 に向って禁制帯幅が任意の勾配をもって減少して いく中間層が設けられている事を特徴とする。 〔作用〕

本発明は上述の構造の採用により、従来の欠点を解決した。従来例との比較のため、InP/In GaAs系へテロ接合フォトダイオードについて説明するが、他の半導体材料系についても全く同様

- 3 -

本のキャリヤ濃度は 5×10¹⁵cm⁻³ 程度である。 p型導電領域 5 は 2 n 熱拡散によって形成されp n 接合フロントは光吸収層 3 とキャップ層 4 との 界面近傍に位置させた。ブラズマ C V D 法により、 S i N x 表面保護膜 6 を堆積させ、p型導電領域 5 の表面の一部を窓あけしてAu 2n p 側電極 7 を形成した。n 倒電極 8 は Au Ge / N i 金属膜である。

第2図(b)のパンドダイヤグラムから明らかなよ うに、第1図(b)における障壁 9 が本実施例の構造 ではないから、電子キャリアが高速に走行できる。 〔発明の効果〕

前配実施例によって作製した本発明のフォトダイオートにおいては、電子キャリヤの走行時間を 短縮できるので、カットオフ周波数を高くできる。 第3回はフォトダイオードの周波数特性を示して いる。図中の実線は実施例で作製した本発明のフォトダイオードの特性を示していて、点線は従来 例の周波特性を示している。従来例の构造では、 伝導帯不選続の障យのため電子キャリヤがトラップされ、周波数応答劣化が生じていたが、本発明 である。第1図(b)に本発明の一実施例の構造を示すように禁制帯幅が任意の勾配をもって減少する中間層2を導入することにより、光励起により発生した電子キャリヤに対する障壁9はなくなる。

第2図(b)に示した従来の半導体受光素子のバンドダイヤグラムの説明から明らかなように、本発明の構造では、電子の走行時間は短縮され高速応答が可能となる。

〔実施例〕

次に実施例を挙げ本発明を一層詳しく説明する。 第1図は本発明の一実施例を示す図であり、同 図(a)はその断面図、同図(b)はそのバントダイヤグ ラムである。

本実施例の構造は以下の工程に従って作製された。 n^+-InP 基板1の上に有機金属気相成長法により、任意の禁制帯幅勾配を有する $(A\ell_x Ga_{1-x})_{0.47}$ $In_{0.52}$ As 中間層 2 を成長した。禁制帯幅の勾配は $A\ell$ 組成 x を 1 0 から 0 まで徐々に減少させていく事によって得た。その後、 $In_{0.53}$ $Ga_{0.47}$ As 光吸収層 3 ,InP++y ブ層 4 を積層した。各

- 4 -

の実施例では20GHェ程度まで平坦な応答特性 が得られた。


尚、本発明はPIN型フォトダイオードについてのみ説明したが、例えばアパランシェ・フォトダイオードのような他のフォトダイオードについても同じ効果が得られる。


4. 図面の簡単な説明


第1図は本発明の一実施例の半導体受光素子、 第2図は従来の半導体受光素子をそれぞれ示す図 であり、各図において(a)は断面図、(b)はパンドダ イヤグラムである。第3図は第1図の実施例及び 第2図の受光素子の周波数応答特性図である。

1 ……半導体基板、2 ……禁制帯幅勾配中間層、2 a ……バッファ層、3 ……光吸収層、4 ……広い禁制帯幅のキャップ層、5 …… p⁺型導電領域、6 ……表面保護膜、7 …… p 側電框、8 …… n 側電框、9 ……伝導帯不連続による障壁。

代理人 弁理士 本 庄 伸 介







第 3 図